required help regarding verilog

[m2star]

i found this error
ERROR:Xst:899 - "seven-seg.v" line 47: The logic for <brk_ptr> does
not match a known FF or Latch template.
ERROR:Xst:899 - "seven-seg.v" line 28: The logic for <brk_ptr> does
not match a known FF or Latch template.
for the following code..............please slove any body.........

"module ssdtest(pbtn, data_out);

input pbtn;
output reg [7:0] data_out;
reg [3:0]data_in=4'd0;
always @(posedge pbtn )
begin
case(data_in)
4'd00 : data_out <= 8'd2;
4'd01 : data_out <= 8'd158;
4'd02 : data_out <= 8'd36;
4'd03 : data_out <= 8'd12;
4'd04 : data_out <= 8'd152;
4'd05 : data_out <= 8'd72;
4'd06 : data_out <= 8'd64;
4'd07 : data_out <= 8'd30;
4'd08 : data_out <= 8'd0;
4'd09 : data_out <= 8'd8;
4'd10 : data_out <= 8'd16;
4'd11 : data_out <= 8'd192;
4'd12 : data_out <= 8'd98;
4'd13 : data_out <= 8'd132;
4'd14 : data_out <= 8'd96;
4'd15 : data_out <= 8'd112;
default : data_out <= 8'd2;
endcase
data_in=data_in+1;
end
endmodule"